产品描述
PY32F072RBT6
2.9. DMA
直接存储器存取(DMA)用来提供在外设和存储器之间或者存储器和存储器之间的高速。
DMA 控制器有 7 条 DMA 通道,每条通道负责管理来自 1 个或者多个外设对存储器访问的请求。DMA 控制
器包括处理 DMA 请求的仲裁器,用于处理各个 DMA 请求的优先级。
DMA 支持循环的缓冲器管理,了当控制器到达缓冲器末端时需要干预用户代码。
每个通道都直接连接专用的硬件 DMA 请求,且都同样支持软件触发。这些功能通过软件来配置。
DMA 可用于主要外设:TIMERs,SPI, I2C, USART,ADC,DAC,CAN,USB GPIO DIV
2.10. 中断
PY32F072 通过 Cortex-M0+处理器内嵌的矢量中断控制器(NVIC)和一个扩展中断/事件控制器(EXTI)来处理
异常。
2.10.1. 中断控制器 NVIC
NVIC 是 Cortex-M0+处理器内部紧耦合 IP。NVIC 可以处理来自处理器外部的 NMI(不可屏蔽中断)和可
屏蔽外部中断,以及 Cortex-M0+内部异常。NVIC 提供了灵活的优先级管理。
处理器核心与 NVIC 的紧密耦合大大减少了中断事件和相应中断服务例程(ISR)启动之间的延迟。ISR 向量
列在一个向量表中,存储在 NVIC 的一个基地地址。要执行的 ISR 的向量地址是由向量表基址和用作偏移量的
ISR 序号组成的。
如果高优先级的中断事件发生,而低优先级的中断事件刚好在等待响应,稍后到达的高优先级的中断事件
将首先被响应。另一种优化称为尾链(tail-chaining)。当从一个高优先级的 ISR 返回时,然后启动一个挂起的
低优先级的 ISR,将跳过不必要的处理器上下文的压栈和弹栈。这减少了延迟,提高了电源效率。
NVIC 特性:
低延时中断处理
4 级中断优先级
支持 1 个 NMI 中断
支持 32 个可屏蔽外部中断
支持 10 个 Cortex-M0+异常
高优先级中断可打断低优先级中断响应
支持尾链(tail-chaining)优化
硬件中断向量检索
手机网站
微信号码
地址:广东省 深圳市 南山区 前海深港合作区前湾一路1号
联系人:唐经理先生
微信帐号: